法國國家（jiā）科研中心最近指出，隨著納米技術日新（xīn）月異的發（fā）展，２００５年全球電子工（gōng）業加工精度將（jiāng）達到１００納米（mǐ），從而（ér）普遍進入納（nà）米時代。 　　納米技術是（shì）指（zhǐ）在０．１０至１００納（nà）米（一納米等於（yú）十億分之一米）尺度的空間內，研究電子、原子和分子運動規律和特性的嶄新技術。該中心認為，如今全球電子工業的元器件加工精度（dù）普（pǔ）遍達到１２０納米，到２００５年，將達到１００納米以下，這標誌著全（quán）球電子工業將進入納（nà）米時代（dài）。 　　統計資料顯示，目前發達國家國民生產總值（zhí）的約１０％來自半導（dǎo）體產品。隨著電子工業逐步進入納米時代，納米技術將有巨大的應用潛（qián）力。美國電子工業（yè）協會預測，今後１０年，納米技術在電子工（gōng）業中的應用規模將達到３０００億美元。２００３年１２月，美國眾議院通過立法，將發展納米科（kē）技作為國家科研發展的重點。美國科學院已（yǐ）將信息、生物、納米作為科研的三大支（zhī）柱。 　　業內權威人士（shì）認為，電子元器件（jiàn）進入納米級意味著存儲元件體積（jī）更小、存儲信息更（gèng）多（duō）、功能（néng）更強。據統計，２００３年（nián）單位芯片的晶體管數目與１９６３年相比，增加了１０億倍。進入（rù）納米時代後，這一數目將保持每５年就增加１０倍的速度。 　　嶄新的納（nà）米（mǐ）電子時代 　　鑒於納米研究領域接（jiē）連取得一連（lián）串實質性的突破，一（yī）個嶄新的納米電子時代可望提前到來。 　　美國科學促進協會最近的調查報告指出，用比現有矽芯片集成度高上萬倍的納米元（yuán）件（jiàn），在（zài）分子水平上製造更小、更（gèng）快（kuài）、更輕的計算機很可能在不久的將來（lái）成為現實。目前已有不少納米電子研究成果接近工業化生產階段。該領域（yù）的研究開（kāi）發進（jìn）度，可能已經比原先預想的（de）“提前了５到６年”。該協會首席顧問克（kè）拉斯?托弗雷蒂博士預測說，也許隻要再過３到７年，納米電子技（jì）術就會改變計算（suàn）機業的發展走向。 　　這實際上意（yì）味著，納米電子技術（shù），有望水到渠成地成為目前以矽等為基礎（chǔ）的（de）微米級集成電路技術的“接班人”。現有（yǒu）集成電路所用的微米級電子晶體管，尺度在１微米到１０００納米之間。但矽芯片存在著物理極（jí）限，用它製（zhì）造的集成電路尺寸不可能無止境地縮小（xiǎo）。不少專家認為，矽芯片技術（shù）在２０１０年之前（qián）可能就將無路可走。 　　納米晶體管技術（shù）的突破 　　為了發展超微型晶體管，美國新澤西（xī）州ＬｕｃｅｎｔＴｅｃｈｎｏｌｏｇｉｅｓ公司貝爾實驗室的研究人員正在從事這種超大規模集成電路的（de）研究並獲得突（tū）破。２００３年５月，該（gāi）公司研製（zhì）成功迄今為止有源區（稱為有效溝道長度）最小的（de）Ｐ溝道ＭＯＳＦＥＴ晶（jīng）體管（guǎn）。該有源（yuán）區的大小僅（jǐn）為２０ｎｍ，大約是６０個原子，ｐＭＯＳ晶體（tǐ）管的（de）總長度（dù）隻有約８０ｎｍ。至此，目前最新的納米晶體管研究成果已使晶體管尺寸縮小到１００ｎｍ以下，使開關速（sù）度顯著提高，功耗大減。科學家認為，這一進展開辟了一個（gè）在矽芯片上集成數十億個晶體管的高性能（néng）集成電路的（de）發展道（dào）路。 　　隨著ＣＭＯＳ工藝向小於１００ｎｍ的尺寸挺進，ｐＭＯＳ遇到最大的難題。為了做出這麽小的有源區，必須克（kè）服兩大障礙：製作極薄（＜３ｎｍ）的（de）絕緣層，即（jí）柵與（yǔ）溝道之間的氧（yǎng）化柵層。這一（yī）層盡管很薄，但必須很牢固；製造盡可能淺的源結和漏結，以便在低（dī）電源電壓下能（néng）產生很大的飽（bǎo）和電流。此外（wài），必須設法控製短溝道效應。雖然很（hěn）薄的氧化柵層可以提高開關速度，但也容易受（shòu）到場效應管的（de）柵極、源極和漏極的電極原子（zǐ）的（de）傷（shāng）害，特別容易受到矽摻（chān）雜（zá）時所用的（de）硼原子的傷害。 　　為了解決這個問題，研究人員采用快速熱氧化工藝來生長二氧化矽，把矽暴（bào）露在１０００℃以下，時間為１０秒鍾。常規的氧化工藝是，把矽放入（rù）８００℃的爐子中，時（shí）間長達３小時之久。實踐證實，新（xīn）方法使氧化柵層的厚度隻有１．３ｎｍ或（huò）大約３層原子，硼的穿透量幾乎（hū）可以忽（hū）略不計（jì）。 　　由於源結和漏結能製成更（gèng）淺，這就提高了器件的開關速度。但是，更淺（qiǎn）的結構（gòu）也意味（wèi）著研究人員必須確保硼不會擴散進氧化柵層（céng）。解決的辦法是，用（yòng）約２５０～５００ｅＶ的超低能量把硼注入矽中。在典型的０．１８μｍ工藝（yì）中，硼注入能量為７～１０ｋｅＶ。貝爾（ěr）實驗室的科學家相信，如把柵氧化層（céng）厚度減至１．０ｎｍ，以及降低柵、源和漏接點的表麵電阻，采用上述新工藝可保證研製成功（gōng）柵（shān）長度僅為５０ｎｍ的晶體管（guǎn）。 　　生產納米導線 　　研（yán）製納米導線（xiàn）是製造大多數納米器件和裝置（zhì）的關鍵因素。 　　美國加州大學伯克利分校最近在改進納米導線特性方麵獲得重大進展，被公認為納米導線的先驅。為了製成納米導線（xiàn），該（gāi）校采用能融化金薄膜或其他金屬的特殊小室，小室（shì）中金屬形成納米尺寸的微滴，在微滴上空噴發諸如矽烷等化學蒸（zhēng）汽（qì），其分子會被分解（jiě）。短時間內，這些分子在融化的微滴（dī）上達到超飽和，形成納米晶體。隨著更多（duō）的蒸汽分子在金（jīn）屬微滴上被分解（jiě），晶體則長成（chéng）樹狀。如果在幾百萬（wàn）個金屬微滴上（shàng）同時發生這一（yī）過程，則（zé）能形（xíng）成大（dà）量的納米線。 　　開發納米計算機 　　而納米計算（suàn）機指的是它的基本（běn）元器件尺寸在幾到（dào）幾十納米範圍。隨著晶體管（guǎn）元器件尺寸的縮小，芯片上集成的元器件越來越多，計算機處理器的功能也越來越強。但（dàn）科學家（jiā）們發現（xiàn），當晶體管（guǎn）的尺（chǐ）寸進一步縮小，達到０．１微米（mǐ）?１００納米?以下時（shí），半（bàn）導體晶體管賴以工（gōng）作的（de）基本（běn）原理將受到較大的限製，甚至嚴重到使器件不（bú）能正常工作。研究人員需要另辟蹊徑（jìng），突破０．１微米界，實現納米級器件。 　　科學家們一直在研究以不同的原（yuán）理實現納米級計（jì）算，目前提出（chū）了四種（zhǒng）不同的工作（zuò）機製，它們（men）有（yǒu）可能發（fā）展成為未來納米計算機技術的基礎。這四種工作機製是：電子式納米計算技術，基於ＤＮＡ的納米計（jì）算機，機械式納（nà）米（mǐ）計算（suàn）機以及量子波（bō）相幹計算（suàn）。